关键词：递归神经网络 fgpa 加速器 

摘要：递归神经网络(RNN)近些年来被越来越多地应用在机器学习领域,尤其是在处理序列学习任务中,相比CNN等神经网络性能更为优异。但是RNN及其变体,如LSTM、GRU等全连接网络的计算及存储复杂性较高,导致其推理计算慢,很难被应用在产品中。一方面,传统的计算平台CPU不适合处理RNN的大规模矩阵运算;另一方面,硬件加速平台GPU的共享内存和全局内存使基于GPU的RNN加速器的功耗比较高。FPGA由于其并行计算及低功耗的特性,近些年来被越来越多地用来做RNN加速器的硬件平台。对近些年基于FPGA的RNN加速器进行了研究,将其中用到的数据优化算法及硬件架构设计技术进行了总结介绍,并进一步提出了未来研究的方向。

网络与信息安全学报杂志要求:

{1}稿件应注明作者联系电话、电子邮箱、工作单位及最方便的邮局收件地址，以便编辑部收到稿件后登记、编号，并寄样刊。

{2}请作者自留文章底稿，本刊恕不退稿。

{3}来稿的中文题目限20字以内，题目字体为宋体三号加粗；作者宋体四号；内容提要、关键词楷体五号。

{4}参考文献：按照中文参考文献在前，日文参考文献次之，西文参考文献居后的顺序排列。各语种参考文献以作者姓名读音为序。

{5}摘要应有独立性和自含性，不用报道语式，不出现评价性词语，不用序号，不分段。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社