高速宽带锁相环的相位噪声影响研究

关键词：锁相环 相位噪声 时钟抖动 工艺角 

摘要：介绍了一种高速宽带锁相环的架构设计和基本原理。设计了双压控振荡器结构,使得锁相环输出时钟信号的频率范围达到6.0~12.5 GHz。基于锁相环的线性模型,从理论上分析了各单元电路的相位噪声对总体输出相位噪声的影响。基于65 nm CMOS工艺,根据各单元电路相位噪声的典型数据,对锁相环的输出相位噪声和等效时钟抖动等参数进行了仿真。结果表明,电荷泵、输入参考时钟、分频器、压控振荡器对整体输出噪声的贡献分别为35.8%、30.3%、18.3%、14.6%,环路滤波器对相位噪声贡献很小。锁相环的整体仿真结果显示,在各种工艺角下,锁相环的输出时钟信号频率均可达到12.5 GHz,高频输出相位噪声带来的时钟抖动均小于1 ps。

微电子学杂志要求:

{1}来稿请注明作者姓名、工作单位、职称、联系电话、联系地址、电子邮箱等信息。

{2}本刊有权对所有来稿进行必要的删改，作者如有异议，请在来稿时说明。

{3}中文标题一般不超过20字。应准确、简明地反映文章内容，避免使用未约定俗成的缩写词、字符、代号等。

{4}参考文献列出的一般应限于作者直接阅读过的、最主要的、发表在正式出版物上的文献。其他相关注释可用脚注在当页标注。

{5}研究论文需有200～300字的内容摘要。摘要两字用黑体五号字，摘要内容用楷体五号字。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社