带有自适应频率校准单元的26~41 GHz锁相环

关键词：锁相环 自适应数字校准 双vco 

摘要：采用45 nm SOI CMOS工艺,设计了一种带有自适应频率校准单元的26~41 GHz锁相环。该锁相环包括输入缓冲器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、高速时钟选通器、分频器和频率数字校准单元。采用了基于双LC-VCO的整数分频锁相环,使用了自适应频率选择的数字校准算法,使得锁相环能在不同参考时钟下自适应地调整工作频率范围。仿真结果表明,该锁相环的输出频率能够连续覆盖26~41 GHz。输出频率为26 GHz时,相位噪声为-103 dBc/Hz@10 MHz,功耗为34.64 mW。输出频率为41 GHz时,相位噪声为-96 dBc/Hz@10 MHz,功耗为35.44 mW。

微电子学杂志要求:

{1}来稿请注明作者姓名、工作单位、职称、联系电话、联系地址、电子邮箱等信息。

{2}本刊有权对所有来稿进行必要的删改，作者如有异议，请在来稿时说明。

{3}中文标题一般不超过20字。应准确、简明地反映文章内容，避免使用未约定俗成的缩写词、字符、代号等。

{4}参考文献列出的一般应限于作者直接阅读过的、最主要的、发表在正式出版物上的文献。其他相关注释可用脚注在当页标注。

{5}研究论文需有200～300字的内容摘要。摘要两字用黑体五号字，摘要内容用楷体五号字。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社