关键词：压控振荡器 启动电路 偏置产生电路 锁相环 

摘要：设计了一种具有上电启动功能的差分环形压控振荡器(VCO),该电路可作为时钟产生模块应用于SoC中的高速锁相环(PLL)。该VCO采用全差分延迟结构,可更好地抑制来自电源的共模噪声。增加了使控制电压变化可控的上电启动电路,便于控制PLL中环路开启次序,缩短PLL锁定时间,为延迟单元提供适当的初始偏置和起振条件。基于GF 28 nm标准CMOS工艺进行电路设计、仿真和版图设计。仿真结果表明,该VCO具有良好的起振可靠性和稳定性,输出频率调谐范围为0.65~3.9 GHz。在1 V电源电压、1.625 GHz中心频率时,相位噪声为-80.44 dBc/Hz@1 MHz,功耗为6.6 mW。应用该VCO的PLL的测试结果表明,锁定时间为1.6μs,频率调谐范围和锁定时间均优于对比文献。

微电子学杂志要求:

{1}来稿请注明作者姓名、工作单位、职称、联系电话、联系地址、电子邮箱等信息。

{2}本刊有权对所有来稿进行必要的删改，作者如有异议，请在来稿时说明。

{3}中文标题一般不超过20字。应准确、简明地反映文章内容，避免使用未约定俗成的缩写词、字符、代号等。

{4}参考文献列出的一般应限于作者直接阅读过的、最主要的、发表在正式出版物上的文献。其他相关注释可用脚注在当页标注。

{5}研究论文需有200～300字的内容摘要。摘要两字用黑体五号字，摘要内容用楷体五号字。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社