高性能小数分频锁相环的研究与实现

关键词：锁相环 小数分频 小数杂散 dac噪声补偿 

摘要：随着集成电路技术的迅猛发展,芯片内时钟信号精度要求越来越高,如何提高时钟信号的品质是集成电路行业的研究重点。小数分频锁相环是时钟信号实现高分辨率、快速变频的常用结构,但是受到自身结构的制约,小数分频锁相环会引入大量杂散噪声,杂散噪声对输出信号影响极大,在设计中消除和抑制杂散噪声成为挑战。论文通过分析小数分频锁相环的基本结构,研究了杂散与噪声种类和来源,解释了杂散与噪声的产生机理,提出了一种基于DAC的噪声补偿技术,设计并实现了一款高性能、低相噪的小数分频锁相环。锁相环分频精度为24位,功耗为3.4mW,面积为0.06mm^2。

计算机与数字工程杂志要求:

{1}注释主要包括释义性注释和引文注释。释义性注释是对文章正文中某一特定内容的进一步解释或补充说明；引文注释包括各种引用文献的原文摘录，要详细注明节略原文。

{2}请勿一稿多投，本刊实行双向匿名审稿制，稿件三个月后未被采用，作者可自行处理。

{3}请勿一稿两投；请遵循学术规范，如出现剽窃，文责自负。

{4}引言切忌与摘要雷同，也不是摘要的注释；应与结语呼应，引言中提出的问题，结语中应有回答，但不能雷同。

{5}关键词：一般每篇论文标引2～5个关键词。请尽量使用美国国立医学图书馆编辑的最新版IndexMedicus中医学主题词表(MesH)内所列的词。必要时，可采用习用的自由词并排列于最后。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社