关键词：测试外壳 测试调度 测试时间 

摘要：提出了一种在功耗及测试并行性约束下三维片上系统(System on Chip,SoC)绑定中测试阶段并行测试的优化策略,通过最大限度地利用测试访问机制(Test Access Mechanism,TAM)资源,大大减少了测试时间,降低了测试成本。在3D SoC的测试过程中系统TAM资源十分有限,通过设计相应的测试外壳结构,对系统当前状态下空闲的TAM资源与待测芯核内部扫描链进行重新分配,使待调度的芯核提前进入测试阶段,减少了并行测试过程中的空闲时间块。在该结构基础上调整各芯核调度顺序,使测试过程满足各项约束条件。在ITC’02电路上的实验结果表明,在同样的功耗约束及测试并行性约束条件下,所提方法与现有方法相比更有效地降低了测试时间。

计算机工程与应用杂志要求:

{1}本刊注释一律采用国标形式，脚注尾注分开。引用文献依次注明：作者、文献名、出版社、出版年、出版时间、页码等项，并请核对无误。

{2}编辑部收到稿件后立即编号，并给回执，日后联系时请注明编号。在接到本刊回执3个月未接到稿件处理通知书，系该稿仍在审阅中。

{3}本刊可对来稿做必要的文字修改、删节；投寄本刊的稿件自发表之日起，其网络传播权即授予本刊。

{4}篇名要简明、具体、确切，一般不超过20个字，且应避免使用缩略词、字符、代号和公式等。

{5}关键词尽量使用MeSH词汇，或从文题、摘要、正文中选取与本文研究或讨论中的中心问题有关和必要的词。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社