关键词：擦除退化 闪存 氧化层陷阱 可靠性 阶梯脉冲电压 

摘要：随着制造工艺进入65 nm节点,闪存的可靠性问题也越来越突出,其中闪存芯片擦除速度随着擦写循环的增加出现明显退化。该文从单个存储器件的擦写退化特性入手,详细讨论了隧穿氧化层缺陷的产生原因、对器件性能的影响及其导致整个芯片擦除时间退化的内在机理,并提出针对性的优化方案:采用阶梯脉冲电压擦写方式减缓存储单元退化;对非选中区块进行字线浮空偏置以抑制擦除时的阵列干扰。该文基于65 nm NOR Flash工艺平台开发了128 Mb闪存芯片,并对该方案进行了验证,测试结果表明,采用优化设计方案的芯片经过10万次擦写后的Sector擦除时间为104.9 ms,较采用常规方案的芯片(大于200 ms)具有明显的提升。

电子科技大学学报杂志要求:

{1}参考文献是论文中引用的观点、数据和材料等内容的出处，用带方括号的数字（如[1]）按顺序编码标明，并与文末编码对应。

{2}审稿机制：本刊实行双向匿名审稿制度。

{3}来稿选题应具有问题意识，有的放矢；论点要正确，结构要合理，论证要充分，数据和资料要详实可靠，文字表达要精炼准确。

{4}中文标题一般不超过20字，正文层次标题应简短明确，可不编号；如需编号，各层次一律用大写数字连续编号，依次为：一、（一）、1、（1）等。

{5}论文所涉及的研究如果得到国家或部、省级以上基金资助，应脚注于文题页左下方，如:“基金项目:国家自然科学基金面上项目(编号)”，并附基金资助证书复印件。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社